# (19)日本国特許庁 (JP)

# (12) 公開特許公報(A)

(11)特許出願公開番号

# 特開平11-66890

(43)公開日 平成11年(1999)3月9日

(51) Int.Cl.6

識別記号

G11C 29/00

G01R 31/28

政別記号

671

 $\mathbf{F}$  I

G11C 29/00

G01R 31/28

671M

ν

審査請求 未請求 請求項の数13 OL (全 20 頁)

(21)出願番号

特願平9-217491

(22)出願日

平成9年(1997)8月12日

(71)出願人 000006013

三菱電機株式会社

東京都千代田区丸の内二丁目2番3号

(72)発明者 山崎 恭治

東京都千代田区丸の内二丁目2番3号 三

菱電機株式会社内

(72)発明者 伊藤 孝

東京都千代田区丸の内二丁目2番3号 三

菱電機株式会社内


(74)代理人 弁理士 深見 久郎 (外3名)

# (54) 【発明の名称】 半導体集積回路装置

## (57)【要約】

【課題】 消費電流およびパッド数を増加させることなく所望の内部電圧に対するテストを正確かつ容易に行なう。

【解決手段】 基準電圧発生回路(RFG)からの基準電圧(Vref)を受ける駆動回路(2)は、高入力インピーダンス低出力インピーダンスを有し、受けた基準電圧と実質的に同じ電圧レベルの電圧を発生して基準電圧発生回路の駆動電流力よりも大きな電流駆動力をもってパッド(1)へ生成した電圧を伝達する。



# 【特許請求の範囲】

【請求項1】 所定電圧レベルの基準電圧を発生する少 なくとも1つの基準電圧発生手段、

前記少なくとも1つの基準電圧発生手段からの基準電圧 に対応する電圧と内部電源線上の電圧とを比較し、該比 較結果に従って前記内部電源線上の電圧レベルを調整す る内部電源電圧発生手段、

バッド、および前記少なくとも1つの基準電圧発生手段 の出力と前記パッドとの間に設けられ、前記少なくとも 1つの基準電圧発生手段の出力する基準電圧を受けて前 10 パッド、 記基準電圧と実質的に同じ電圧レベルの電圧を発生して 前記パッドへ伝達する駆動手段を備える、半導体集積回 路装置。

【請求項2】 前記駆動手段は、テストモード指示信号 に応答して前記電圧発生動作を活性化する手段を含む、 請求項1記載の半導体集積回路装置。

【請求項3】 前記駆動手段に結合され、前記駆動手段 を間欠的に活性化する手段をさらに備える、請求項1記 載の半導体集積同路装置。

【請求項4】 前記駆動手段は、ボルテージフォロア構 20 成の差動増幅回路を含む、請求項1から3のいずれかに 記載の半導体集積回路装置。

【請求項5】 前記少なくとも1つの基準電圧発生手段 は複数の別々に設けられる基準電圧発生手段を含み、さ

前記複数の基準電圧発生手段の出力各々と前記駆動手段 の入力との間に設けられ、選択信号に従って対応の基準 電圧発生手段の出力を前記駆動手段の入力に電気的に接 続する手段をさらに備える、請求項1から4のいずれか に記載の半導体集積回路装置。

【請求項6】 前記駆動手段は、その出力電圧を前記基 準電圧に対応する電圧として前記内部電源電圧発生手段 へ伝達し、かつテストモード指示信号に応答して自身の 電流駆動力を大きくする手段を含む、請求項1記載の半 導体集積回路装置。

【請求項7】 前記パッドと前記少なくとも1つの基準 電圧発生手段の出力との間に設けられ、テストモード時 導通状態とされかつ通常モード時非導通状態とされる接 続手段をさらに備える、請求項1から4のいずれかに記 載の半導体集積回路装置。

【請求項8】 前記複数の基準電圧発生手段の出力各々 と前記パッドとの間に設けられ、第2の選択信号に応答 して前記パッドと対応の基準電圧発生手段の出力とを電 気的に接続する複数の接続手段をさらに備える、請求項 5記載の半導体集積回路装置。

【請求項9】 前記駆動手段の出力と前記バッドとの間 に設けられ、テスト動作時導通状態とされかつ通常モー ド時非導通状態とされる接続手段をさらに備える、請求 項1から6のいずれかに記載の半導体集積回路装置。

【請求項10】 前記接続手段はヒューズ素子を備え

る、請求項7または9に記載の半導体集積回路装置。

【請求項 1 1 】 各々に所定の電圧レベルの内部電圧が 伝達される複数の電圧伝達線、

パッド、および前記複数の電圧伝達線各々と前記パッド との間に設けられ、選択信号に応答して該選択信号が指 定する電圧伝達線と前記パッドとを電気的に接続する接 続手段を備える、半導体集積回路装置。

【請求項12】 各々に所定の電圧レベルの内部電圧が 伝達される複数の電圧伝達線、

前記複数の電圧伝達線各々と前記パッドとの間に設けら れ、選択信号に応答して該選択信号が指定する電圧伝達 線と第1の内部ノードとを電気的に接続する接続手段、 および前記第1の内部ノードと前記パッドとの間に設け られ、前記接続手段により選択された電圧伝達線上の電 圧を受けて該受けた電圧と実質的に同じレベルの電圧を 生成して前記パッドへ伝達する駆動手段を備える、半導 体集積回路装置。

前記選択信号はテストモード時活性状 【請求項13】 態とされて、前記複数の電圧伝達線のいずれかを指定す る、請求項11または12記載の半導体集積回路装置。 【発明の詳細な説明】

[0001]

【発明の属する技術分野】との発明は半導体集積回路装 置に関し、特に、少なくとも内部電圧を外部でモニタす るテストモードを有する半導体集積回路装置に関する。 より特定的には、この発明は、基準電圧に従って内部電 源電圧を発生する内部電源電圧発生回路を有する半導体 集積回路装置に関し、より具体的には、との基準電圧を 外部で観測可能または外部から変更可能とするための構 成に関する。

[0002]

30

【従来の技術】今、半導体集積回路装置の一例として、 半導体記憶装置を考える。このような半導体記憶装置 は、その記憶容量が増大するにつれ、高密度高集積化が 進み、その素子も微細化されてきている。このような微 細化されたMOSトランジスタ(絶縁ゲート型電界効果 トランジスタ)などの素子の信頼性を確保するために動 作電源電圧を低くする必要がある。また、このような動 40 作電源電圧を低くすることにより、動作電源電圧の自重 に比例する消費電力を低減することができる。しかしな がら、外部のロジックおよびプロセサなどは、半導体記 憶装置ほど微細化が進んでおらず、またその髙速動作性 を保証するために、電源電圧は半導体記憶装置に合わせ て低下させることができない。また、前世代の半導体記 憶装置との互換性をも維持する必要がある。

【0003】このため、システム電源電圧などの外部か ら与えられる電源電圧を半導体記憶装置内部で降圧し て、必要な電圧レベルの内部電源電圧を生成することが 50 行なわれる。

【0004】図19は、従来の内部電源回路の構成の一例を示す図である。図19において、内部電源回路は、所定の電圧レベルの基準電圧Vrefを発生する基準電圧発生回路RFGからの基準電圧Vrefと内部電源線IVL上の電圧とを比較し、その比較結果に従って外部電源ノードEXから内部電源線IVLへ電流を供給して、その内部電源線IVL上の電圧レベルを調整して、内部電源電圧intVccを発生する内部降圧回路VDCを含む。

【0005】この内部降圧回路VDCは、基準電圧Vrefと内部電源線IVL上の内部電源電圧intVccを比較する比較器CMPと、この比較器CMPの出力信号に従って、外部電源ノードEXから内部電源線IVLへ電流を供給するpチャネルMOSトランジスタで構成されるドライブトランジスタDRを含む。比較器CMPは、その正入力に内部電源線IVL上の内部電源電圧intVccを受け、その負入力に基準電圧Vrefを受ける。

【0006】この内部降圧回路VDCは、内部電源電圧 intVccが基準電圧Vrefよりも高い場合には、 20 その出力信号をハイレベルとして、ドライブトランジスタDRを非導通状態として、外部電源ノードEXから内部電源線IVL上の電流の供給を停止する。一方、内部電源線IVL上の内部電源電圧intVccが基準電圧 Vrefよりも低い場合には、この比較器CMPは出力信号をローレベルとして、ドライブトランジスタDRのコンダクタンスを大きくし、この内部電源電圧intVccと基準電圧Vrefの差に応じた電流をドライブトランジスタDRを介して外部電源ノードEXから内部電源はIVLへ供給する。したがって、この内部電源電圧 30 intVccは、ほぼ基準電圧Vrefの電圧レベルに保持される。

【0007】図20は、図19に示す基準電圧発生回路 RFGの構成の一例を示す図であり、たとえば特開平7 -37381号公報に示されている。

【0008】図20において、基準電圧発生回路RFGは、外部電源ノードEXとノードM1の間に接続されかつそのゲートに接地電圧を受けるpチャネルMOSトランジスタP1と、ノードM1と接地ノードの間に接続されかつそのゲートがノードM1に接続されるnチャネルMOSトランジスタN1と、外部電源ノードEXとノードM2の間に接続されかつそのゲートがノードM2と接地ノードの間に接続されかつそのゲートがノードM1に接続されるnチャネルMOSトランジスタN2と、外部電源ノードEXとノードM4の間に接続されかつそのゲートがノードM2に接続されるpチャネルMOSトランジスタP3と、ノードM4とノードM3の間に接続されかつそのゲートがノードM3に接続されるpチャネルMOSトランジスタP4と、ノードM3と接地ノードM3と接地ノードM3に接続されるpチャネルMOSトランジスタP4と、ノードM3と接地ノ

ードの間に接続されかつそのゲートがノードM1に接続されるnチャネルMOSトランジスタN3を含む。

【0009】pチャネルMOSトランジスタP2および P3はカレントミラー回路を構成し、そのサイズ比(ゲート幅とゲート長の比)は1:1に設定される。一方、 nチャネルMOSトランジスタN2およびN3は、nチャネルMOSトランジスタN1とカレントミラー回路を 構成する。nチャネルMOSトランジスタN2のゲート 幅とゲート長の比は、nチャネルMOSトランジスタN3のそれの1/2に設定される。

【0010】基準電圧発生回路RFGは、さらに、外部電源ノードEXとノードM3の間に接続されかつそのゲートがノードM3に接続されるpチャネルMOSトランジスタP5と、外部電源ノードEXとノードM5の間に接続されかつそのゲートがノードM4に接続されるpチャネルMOSトランジスタP6と、ノードM5と接地ノードの間に互いに直列に接続されるダイオード接続されたpチャネルMOSトランジスタP7、P8およびP9を含む。

20 【0011】pチャネルMOSトランジスタP5のしきい値電圧の絶対値は、pチャネルMOSトランジスタP4のしきい値電圧の絶対値よりも大きくされる。pチャネルMOSトランジスタP6のゲート幅とゲート長の比は、pチャネルMOSトランジスタP7~P9各々のゲート幅とゲート長の比と同じ値に設定される。次に、この図20に示す基準電圧発生回路RFGの動作について簡単に説明する。

【0012】pチャネルMOSトランジスタP1は、そ のゲートが接地ノードに接続されており、電流源として 作用し、基準電流を生成する。このpチャネルMOSト ランジスタP1からの基準電流は、nチャネルMOSト ランジスタN1へ与えられる。nチャネルMOSトラン ジスタN1およびN2は、カレントミラー回路を構成し ており、両者のサイズは同じに設定されている。したが って、nチャネルMOSトランジスタN2には、nチャ ネルMOSトランジスタN1を流れる電流と同じ大きさ の電流が流れる。このnチャネルMOSトランジスタN 2へは、p チャネルMOSトランジスタP 2から電流が 供給され、このpチャネルMOSトランジスタP2を流 れる電流のミラー電流がpチャネルMOSトランジスタ P3を介して流れる。pチャネルMOSトランジスタP 2 および P 3 は、そのサイズが同じであり、両者には同 じ大きさの電流が流れる。このpチャネルMOSトラン ジスタP3からの電流iが、pチャネルMOSトランジ スタP4 およびn チャネルMOSトランジスタN 3を介 して接地ノードへ流れる。

【0013】n チャネルMOSトランジスタN3は、そのゲート幅とゲート長の比が、n チャネルMOSトランジスタN2のそれの2倍に設定されており、したがって50 pチャネルMOSトランジスタP3およびP4を流れる

電流 i の2 倍の大きさの電流2 i を流す。 p チャネル M OSトランジスタP5が、残りの電流iをnチャネルM OSトランジスタN3へ供給する。pチャネルMOSト ランジスタP5のしきい値電圧の絶対値はpチャネルM OSトランジスタP4のしきい値電圧の絶対値よりも大 きく設定されている。今、pチャネルMOSトランジス タP4のしきい値電圧の絶対値をVthp4と表わし、 pチャネルMOSトランジスタP5のしきい値電圧の絶×

V (M4) = V (M3) + V t h p 4

 $= e \times t \vee c \cdot c - (\vee t \cdot h \cdot p \cdot 5 - \vee t \cdot h \cdot p \cdot 4)$ 

このノードM4は、pチャネルMOSトランジスタP6 のゲートに接続されている。したがって、このpチャネ ルMOSトランジスタP6は、ノードM4の一定電圧に 従って定電流irを供給する。pチャネルMOSトラン ジスタP7~P9は、pチャネルMOSトランジスタP 6と同じサイズを備えている。したがって、これらのp チャネルMOSトランジスタP7~P9の各々は、pチ ャネルMOSトランジスタP6と同じゲートーソース間 電圧を生じさせる。すなわち、pチャネルMOSトラン ジスタP6のソースーゲート間電圧は、Vthp5-V 20 thp4であり、pチャネルMOSトランジスタP7~ P9の各々がこの電圧Vthp5-Vthp4の電圧降 下を生じさせる。したがって、このノードM5からの基 準電圧Vrefは、次式で表わされる。

[0014] Vref = 3 (Vthp5-Vthp4)この基準電圧Vrefは、pチャネルMOSトランジス タP4およびP5のしきい値電圧の絶対値の差に基づい て決定され、外部電源電圧extVccに依存しない一 定電圧となる(ただし外部電源電圧extVccが所定 電圧レベル以上にあり、pチャネルMOSトランジスタ P7~P9が導通状態にある場合)。内部電源電圧in t V c c は、この基準電圧V r e f と実質的に同じ電圧 レベルに設定される。したがって、内部回路の動作電源 電圧として利用される内部電源電圧intVccの電圧 レベルも、外部電源電圧extVccの電圧レベルに依 存しない一定の電圧レベルとなる。

#### [0015]

【発明が解決しようとする課題】この図20に示す基準 電圧発生回路RFGは、消費電力を十分小さくするた め、その基準電流 i r の値が十分小さくされる。この図 40 20に示す基準電圧発生回路RFGの構成の場合、pチ ャネルMOSトランジスタP6により供給される電流i rがpチャネルMOSトランジスタP7~P9へ流れる ことにより、pチャネルMOSトランジスタP7~P9 に一定の電圧降下を生じさせ、一定電圧レベルの基準電 圧Vrefを生成する。したがって、この図20に示す 基準電圧発生回路RFGは、外部負荷に対して電流供給 能力はない。pチャネルMOSトランジスタP6からの 供給電流irが、外部負荷に流れ込んだ場合、pチャネ

\*対値をVthp5と表わす。この状態においては、ノー ドM3の電圧V(M3)は、pチャネルMOSトランジ スタP5がダイオードモードで動作しているため、次式 で表わされる:

V(M3) = extVcc-Vthp5一方、pチャネルMOSトランジスタP4もダイオード モードで動作しており、ノードM4の電圧V(M4)は 次式で表わされる:

が変化し、基準電圧Vrefの電圧レベルが変化する。 したがって、このノードM5にノイズが生じた場合、こ のノードM5上のノイズは吸収されず(電流供給がされ ないため)、ノイズに極めて弱いという問題が生じる。 【0016】ノイズが吸収されない場合、基準電圧Vェ efの電圧レベルが変動し、応じて内部電源電圧int Vccの電圧レベルが変動する。

【0017】との図20に示すような基準電圧発生回路 RFGの構成において、ノードM5と接地ノードの間に 抵抗素子を接続することも考えられる。この場合におい て基準電圧Vrefは、基準電流irと抵抗素子の抵抗 値により決定される。この場合においても、消費電流を 十分小さくするため、抵抗素子の抵抗値は極めて大きく される。したがって、このような抵抗素子を基準電圧発 生のために用いる構成においても、この電流供給力は極 めて小さく、出力ノードにおけるノイズに対して弱いと いう欠点を有する。特に、このような基準電圧Vref を外部からテストモード時にモニタして、内部電源電圧 intVccの電圧レベルのチューニングなどを行なっ たり、半導体記憶装置の評価(動作マージン)を測定す るなどのテストが行なわれる。このような場合に以下の ような問題が生じる。

【0018】図21は、基準電圧発生回路RFGが発生 する基準電圧Vrefの電圧レベルを外部でモニタする ための配置を概略的に示す図である。図32において、 この半導体記憶装置が形成される半導体チップCH上 に、基準電圧発生回路RFGの近傍にパッドPDが配置 される。このパッドPDは、配線SGを介して基準電圧 発生回路RFGの出力ノードに接続される。このバッド PDは、テスト専用のパッドであり、パッケージ実装時 にはリード端子には接続されない。この半導体チップC H上に形成されたパッドに対し、テスタTUからテスト プローブPBが接触される。このテストプローブPBに より、パッドPD上の電圧レベルをモニタする。

【0019】テスタTUが、このテストプローブPBに 電圧計を接続している場合、基準電圧発生回路RFG は、電流供給能力は有していないため、バッドPDから テストプローブPBを介してこのテスタTU内の電圧計 に至るまでの経路を十分に充電することができず、この ルMOSトランジスタP7~P9を介して流れる電流値 50 テスタTU内において基準電圧Vrefの電圧レベルを

正確に測定することができない。

【0020】また、テスタTUの構成において、テストプローブPBから電流をパッドPDに供給し、とのテストプローブPBに電流が流れるか否かに従って基準電圧発生回路RFGから発生される基準電圧Vrefの電圧レベルを測定する方法もある。この場合、テスタTUからテストプローブPBを介して電流がパッドPDおよび配線SGを介して基準電圧発生回路RFGの出力ノードへ伝達される。基準電圧発生回路RFGは、実質的にボルテージフォロア回路であり、その出力インピーダンスは小さく、このテストプローブPBから供給される電流が出力ノードから流れ込んで基準電圧Vrefの電圧レベルが変化し、正確な基準電圧Vrefのレベルを測定することができない。

【0021】さらに、このテスト時においては、半導体チップCHがウェハ上に形成された状態でテストが行なわれる。この場合、テスタTUからのテストプローブPBがパッドPDに接続される。テスト時、テストカードと呼ばれる治具を用いて半導体チップCH上に形成されたパッドすべてに対してテストプローブが接触される。したがって、これらのテストプローブからのノイズがパッドPDに伝達され、基準電圧発生回路RFGの基準電圧Vrefの電圧レベルも変動させ、正確な電圧レベルの測定を行なうことができない。

【0022】図22は、半導体記憶装置の全体の構成を 概略的に示す図である。図22において、この半導体記憶装置は、行列状に配列される複数のメモリセルを有するメモリセルアレイMAの各列に対応して設けられ、活性化時対応の列上に読出されたメモリセルのデータの検知、増幅およびラッチを行なう複数のセンスアンプ回路を含むセンスアンプ帯SABと、このメモリセルアレイMAへのアクセスを行なうための周辺回路PCと、センスアンプ帯SABに含まれるセンスアンプ回路を制御するセンスアンプ制御回路SACを含む。周辺回路PCは、行選択を行なうロウデコーダおよびデータの書込/読出を行なうための内部書込/読出回路を含んでもよい。また各種制御信号を発生する回路を含んでもよい。

【0023】この周辺回路PCに対して、周辺用内部電源回路IGPが設けられ、センスアンプ制御回路SAC 40に対しセンスアンプ用内部電源回路IGSが設けられる。これらの周辺用内部電源回路IGPおよびセンスアンプ用内部電源回路IGSをれぞれに近接して、パッドPDPおよびPDSが配置される。周辺用内部電源回路IGPおよびセンスアンプ用内部電源回路IGSは、図19に示す基準電圧発生回路RFGおよび内部降圧回路VDCを含む。しかしながら、周辺回路PCを高速で動作させるため、この周辺用内部電源回路IGPが出力する内部電源電圧のレベルは少し高く設定される。

【0024】一方、メモリセルアレイMAにおけるメモ 50

8

リセルトランジスタの信頼性を保証するため、センスアンプ帯SABを駆動するセンスアンプ制御回路SACが駆動する内部電源電圧(センスアンプ電源電圧)は周辺回路PCに与えられるものよりも低く設定される。したがって、センスアンプ用内部電源回路IGPが出力する内部電源電圧は、周辺用内部電源回路IGPが出力する内部電源電圧よりも低い電圧レベルに設定される。メモリセルアレイMAにおいて、選択ワード線上には動作電源電圧よりも高い(通常1.5倍)の電圧が伝達されるため、この昇圧電圧印加時にメモリセルトランジスタ(MOSトランジスタ)のゲート絶縁膜が破壊されるのを防止するため、メモリセルアレイMA内に伝達される

【0025】この図32に示すように、周辺用内部電源回路IGPおよびセンスアンプ用内部電源回路IGSそれぞれに対して基準電圧モニタのためのパッドPDPおよびPDSが配置される。これらのパッドPDPおよびPDSは、ウエハレベルでのテスト時のみ用いられ、パッケージ実装後は用いられない。したがって、この半導体記憶装置において、パッドPDPおよびPDSの占有面積が多くなり、チップ面積を低減することができなくなるという問題が生じる。またこの必要なパッドの数が増加すれば、テスト時にテストプローブとパッドとの位置合わせが繁雑となり、テスト作業能率が低下するという問題が生じる。

電圧レベルが低く設定される。

【0026】パッドの数が増加するという問題は、単に内部電源電圧発生のための基準電圧に対してのみならず、半導体記憶装置において発生される内部電圧、たとえばビット線プリチャージ電圧、セルブレート電圧、基板バイアス電圧、内部電源電圧およびワード線駆動電圧などの電圧レベルを外部でモニタする場合においても生じる。

【0027】また、この内部電圧を外部でモニタする問題は、半導体記憶装置に限定されず、ロジックなどの半導体集積回路装置においても生じる。

【0028】また、このパッドの問題は、外部から所望の内部電圧のレベルを所望の電圧レベルに設定して、内部回路の動作マージンなどを測定する「フォース」テストにおいても生じる。

① 【0029】それゆえ、この発明の目的は、容易に所望の内部電圧に対するテストを正確に行なうことのできる半導体集積回路装置を提供することである。

【0030】この発明の他の目的は、正確に内部電圧を 外部でモニタすることができかつ外部から設定すること のできる半導体集積回路装置を提供することである。

【0031】この発明のさらに他の目的は、複数の内部 電圧のテストをチップ面積を増加させることなく容易に 行なうことのできる半導体集積回路装置を提供すること である。

【0032】この発明のさらに他の目的は、内部電源電

a

圧発生のために用いられる基準電圧に対するテストを容易かつ正確にチップ占有面積を増加させることなく行な うことのできる半導体集積回路装置を提供することである。

# [0033]

【課題を解決するための手段】請求項1に係る発明は、少なくとも1個の基準電圧発生手段と、少なくとも1個の基準電圧発生手段が発生する基準電圧に対応する電圧と内部電源線上の電圧とを比較し、この比較結果に従って内部電源線上の電圧レベルを調整する内部電源電圧発 10生手段と、パッドと、少なくとも1つの基準電圧発生手段の出力とパッドとの間に設けられ、この少なくとも1つの基準電圧発生手段の出力する基準電圧を受けてこの受けた基準電圧と実質的に同じ電圧レベルの電圧を発生してパッドへ伝達する駆動手段とを備える。

【0034】請求項2に係る発明は、請求項1の駆動手 段が、テストモード指示信号に応答して電圧発生動作を 活性化する手段を含む。

【0035】請求項3に係る発明は、請求項1の装置が、さらに、駆動手段に結合され、この駆動手段を間欠 20的に活性化する手段を備える。

【0036】請求項4に係る発明は、請求項1から3のいずれかの駆動手段が、ボルテージフォロア構成の差動 増幅回路を含む。

【0037】請求項5に係る発明は、請求項1から4のいずれかの装置において少なくとも1つの基準電圧発生手段は、複数の別々に設けられる基準電圧発生手段を含み、かつさらに、これら複数の基準電圧発生手段の出力各々と駆動手段の入力との間に設けられ、選択信号に従って対応の基準電圧発生手段の出力を駆動手段の入力へ30電気的に接続する手段をさらに備える。

【0038】請求項6に係る発明は、請求項1の駆動手段が、その出力電圧を内部電源電圧発生手段へ基準電圧として伝達しかつテストモード指示信号に応答して自身の電流駆動力を大きくする手段を含む。

【0039】請求項7に係る発明は、請求項1から4のいずれかの装置が、さらに、パッドと少なくとも1つの基準電圧発生手段の出力との間に設けられ、テストモード時導通状態とされかつ通常モード時非導通状態とされる接続手段をさらに備える。

【0040】請求項8に係る発明は、請求項5の装置が、複数の基準電圧発生手段の出力各々とバッドとの間に設けられ、第2の選択信号に応答してバッドと対応の基準電圧発生手段の出力とを電気的に接続する複数の接続手段を備える。

【0041】請求項9に係る発明は、請求項1から6のいずれかの装置がさらに、駆動手段の出力とバッドとの間に設けられ、テスト動作時導通状態とされかつ通常モード時非導通状態とされる接続手段を備える。

【0042】請求項10に係る発明は、請求項7または 50

9の装置における接続手段がヒューズ素子を備える。

10

【0043】請求項11に係る半導体集積回路装置は、各々に所定の電圧レベルの内部電圧が伝達される複数の電圧伝達線と、パッドと、複数の電圧伝達線各々とパッドとの間に設けられ、選択信号に応答してこの選択信号が指定する電圧伝達線とパッドとを電気的に接続する接続手段を備える。

【0044】請求項12に係る発明は、各々に所定の電圧レベルの内部電圧が伝達される複数の電圧伝達線と、バッドと、複数の電圧伝達線各々と第1の内部ノードとの間に設けられ、選択信号に応答してこの選択信号が指定する電圧伝達線とバッドとを電気的に接続する接続手段と、第1の内部ノードとバッドとの間に設けられ、この接続手段により選択された電圧伝達線上の電圧を受けて該受けた電圧と実質的に同じレベルの電圧を生成してバッドへ伝達する駆動手段を備える。

【0045】請求項13に係る発明は、この請求項11 または12の装置の選択信号がテストモード時に活性状態とされて複数の電圧伝達線のいずれかを指定する。

【0046】電流供給力の極めて小さな基準電圧発生回路の出力とバッドの間に駆動手段を設けることにより、バッドのノイズが基準電圧発生回路に影響を及ぼすのを防止することができる。また、駆動手段によりバッドを駆動することにより、比較的大きな電流供給力をもってバッドを駆動することができ、外部で確実にこの基準電圧レベルをモニタすることができる。

【0047】また、複数の内部電圧伝達線に対し接続手段を設け、選択的にバッドに接続することにより、複数の内部電圧を1つのバッドを用いてテストすることができる。これにより、バッド数の増加を低減してチップ占有面積の増加を抑制しかつテストカードのテストプローブのバッドへの接触を容易に行なうことができ、テスト操作が簡略化される。

#### [0048]

## 【発明の実施の形態】

[実施の形態1]図1は、この発明の実施の形態1に従う半導体記憶装置の要部の構成を示す図である。図1において、内部電源回路は、従来と同様、基準電圧Vrefを発生する基準電圧発生回路RFGと、この基準電圧発生回路RFGからの基準電圧Vrefに従って内部電源線IVL上に内部電源電圧intVccを発生する内部降圧回路VDCは、基準電圧Vrefと内部電源線IVL上の内部電源電圧intVccを比較する比較器CMPと、比較器CMPの出力信号に従って外部電源ノードEXから内部電源線IVLへ電流を供給するドライブトランジスタDRを含む。

【0049】この基準電圧発生回路RFGは、低消費電流化のため、その出力ノードへの電流供給力は極めて小さく、微弱な電流をその出力ノードから供給することが

が出力電圧Vrfoよりも高い場合には、差動増幅回路2 bの出力信号はローレベルとなり、ドライブトランジスタ2 dのコンダクタンスが増加し、外部電源ノードEXから信号線2 aへ電流を供給し、出力電圧Vrfoの

12

Xから信号線2aへ電流を供給し、出力電圧Vrfoの電圧レベルを上昇させる。したがって、この信号線2aからパッド1上に伝達される出力電圧Vrfoの電圧レ

ベルは、実質的に、基準電圧発生回路RFGが出力する 基準電圧Vrefの電圧レベルと同じである。

【0054】差動増幅回路2bは、その構成は後に説明 するが、高入力インピーダンスを有しており、したがっ て基準電圧発生回路RFGとパッド1とは、電気的に切 離されている。したがってパッド1にノイズが生じて も、このノイズが駆動回路2で遮断され、基準電圧発生 回路RFGの出力部へ伝達されるのを防止することがで き、基準電圧発生回路RFGからは安定な電圧レベルの 基準電圧Vrefが出力される。また、このドライブト ランジスタ2dは比較的大きな電流供給力を有している (基準電圧発生回路RFGの電流供給力に比べて)。 し たがって、このパッド1にノイズが発生して出力電圧V rfoの電圧レベルが低下しても、差動増幅回路2bお よびドライブトランジスタ2 dのフィードバックループ によりこのノイズが補償され、出力電圧Vrfoの電圧 レベルは所定の電圧レベル (Vrefレベル) に復帰す る。したがってパッド1にテストプローブが与えられて も、この駆動回路2は、比較的大きな電流駆動力をもっ てテストプローブを介してテスタ内に設けられた電圧測 定器へその出力電圧Vrfoを伝達して、その電圧測定 器において正確に出力電圧Vrfoの電圧レベルを測定 させることができる。またこのとき、仮にテストプロー ブからノイズが発生し、その出力電圧Vrfoの電圧レ ベルが変動しても、差動増幅回路2bおよびドライブト ランジスタ2dのフィードバックループにより吸収さ れ、その出力電圧Vrfoの電圧レベルを一定の電圧レ ベルに保持することができ、正確なテストを行なうこと が可能となる。

【0055】とのパッド1の出力電圧Vrfoの電圧レベルは、基準電圧発生回路RFGが発生する基準電圧Vrefの電圧レベルと実質的に同じである。したがって、この出力電圧Vrfoの電圧レベルを外部でモニタすることにより、基準電圧発生回路RFGが正確に所定の電圧レベルの基準電圧Vrefを発生しているか否かを識別することができる。この識別結果に従って、基準電圧発生回路RFGにおいて、所定の電圧レベルの基準電圧Vrefを設定するように、トリミング処理を行なって(通常ヒューズ素子によりこの出力電圧レベルの基準電圧Vrefを生成することができる。

【0056】また、差動増幅回路2bの電流源トランジスタ2fはテストモード指示信号TEの活性化時のみ導 50 通状態とされて、この差動増幅回路2bの電流経路を形

できるだけである。比較器СMPは、差動増幅回路で構 成されており、その入力インピーダンスは極めて高く、 電圧駆動入力であり、基準電圧発生回路RFGからの基 準電圧Vrefの電流供給力が極めて小さくても、その 基準電圧発生回路RFGの出力に付随する負荷は小さ く、安定に基準電圧Vrefを生成することができる。 【0050】この半導体記憶装置は、さらに、基準電圧 発生回路RFGとパッド1の間に接続され、基準電圧発 生回路RFGが出力する基準電圧Vrefと実質的に同 じ電圧レベルの基準電圧Vrefを生成してパッド1に 10 伝達する駆動回路2を含む。この駆動回路2は、テスト モード指示信号TEの活性化時活性化され、比較的大き な電流駆動力をもって基準電圧Vrefに対応する電圧 レベルの電圧Vrfoを生成してパッド1に伝達する。 パッド1は、パッケージ実装時他のリードフレームなど には接続されず、ウエハレベルでのテスト時においてテ スタからのテストプローブが接触される。

【0051】駆動回路2は、パッド1と電気的に接続さ れる信号線2a上の電圧と基準電圧Vrefとを比較す る差動増幅回路で構成される比較器2 b と、テストモー 20 ド指示信号TEの活性化時(Hレベル)導通し、この比 較器(以下、差動増幅回路と称す)2bの出力信号を伝 達するnチャネルMOSトランジスタで形成されるトラ ンスファゲート2cと、このトランスファゲート2cか ら与えられる差動増幅回路2bの出力信号に従って外部 電源ノードExから信号線2aに電流を供給するpチャ ネルMOSトランジスタで構成されるドライブトランジ スタ2dと、テストモード指示信号TEの活性化時非導 通状態となり、外部電源ノードExとドライブトランジ スタ2dのゲートとを電気的に切離すpチャネルMOS トランジスタで構成されるトランスファゲート2eと、 テストモード指示信号TEの活性化時導通して差動増幅 回路2bを活性化するnチャネルMOSトランジスタで 構成される電流源トランジスタ2fとを含む。

【0052】このパッド1の電圧Vrfoをモニタするテストモード以外の動作モード時テストモード指示信号TEは非活性状態のLレベルに設定され、トランスファゲート2eは導通状態となる。この場合には、ドライブトランジスタ2dのゲート電位が外部電源ノードEXに与えられる外部電源電圧レベルとなり、ドライブトラン 40ジスタ2dはオフ状態となる。

【0053】差動増幅回路2bは、その正入力に信号線2a上の電圧Vrfoを受け、その負入力に基準電圧発生回路RFGからの基準電圧Vrefを受ける。テストモード時においては、電流源トランジスタ2fおよびトランスファゲート2cがオン状態、トランスファゲート2eがオフ状態にある。信号線2a上の電圧Vrfoが基準電圧Vrefよりも高い場合には、この差動増幅回路2bの出力信号がハイレベルとなり、ドライブトランジスタ2dはオフ状態となる。一方、基準電圧Vref

ドM11は、図1に示すトランスファゲート2cの一方 導通ノードに電気的に接続される。

成しており、差動増幅回路2bの差動増幅動作を活性化している。したがって、このテストモード時(パッド1において出力電圧Vrfoの電圧レベルをモニタするモード)においてのみ、この駆動回路2が動作して電流を消費している(ドライブトランジスタ2dは、テストモード指示信号TEが非活性状態のときオフ状態にある)。したがって、通常動作モード時(パッド1上の出力電圧Vrfoの電圧レベルをモニタするモード以外のモード)においては、この駆動回路2は非活性状態にあり、電流を消費せず、応じて半導体記憶装置において不10必要に電流が消費されるのを防止することができる。

【0057】 [差動増幅回路の構成] 図2は、図1に示 す差動増幅回路2bの構成の一例を示す図である。図2 において、差動増幅回路2bは、基準電圧Vrefをゲ ートに受けるnチャネルMOSトランジスタ2baと、 出力電圧Vrfoをゲートに受けるnチャネルMOSト ランジスタ2bbと、外部電源ノードEXからnチャネ ルMOSトランジスタ2bbへ電流を供給するpチャネ ルMOSトランジスタ2bcと、外部電源ノードEXか らn チャネルMOSトランジスタ2baへ電流を供給す るpチャネルMOSトランジスタ2bdを含む。pチャ ネルMOSトランジスタ2bcのゲートは、そのドレイ ンノードM10に接続される。したがって、pチャネル MOSトランジスタ2bcおよび2bdは、カレントミ ラー回路を構成し、これらのp チャネルMOSトランジ スタ2 b c および2 b d には同じ大きさの電流が流れ る。nチャネルMOSトランジスタ2baおよび2bb のソースノードは共通に、電流源トランジスタ2fのド レインに接続される。

【0058】基準電圧Vrefが出力電圧Vrfoよりも高い場合には、nチャネルMOSトランジスタ2baのコンダクタンスがnチャネルMOSトランジスタ2bbのコンダクタンスよりも高くなり、nチャネルMOSトランジスタ2baに流れる電流がnチャネルMOSトランジスタ2bbを流れる電流がnチャネルMOSトランジスタ2bbを流れる電流と同じ大きさの電流がpチャネルMOSトランジスタ2bcを流れる電流と同じ大きさの電流がpチャネルMOSトランジスタ2bdを介してnチャネルMOSトランジスタ2baが、pチャネルMOSトランジスタ2baが、pチャネルMOSトランジスタ2baが、pチャネルMOSトランジスタ2bdがら供給される電流をすべて放電し、このノードM11からの出力信号OUTの電圧レベルを低下させる。

【0060】図2に示すように、差動増幅回路2bは、基準電圧Vrefおよび出力電圧VrfoをMOSトランジスタのゲートに受けており、これらは、電気的に切離されている(MOSトランジスタ2baおよび2bbのゲート絶縁膜による)。この出力電圧Vrfoにおけるノイズが基準電圧Vrefに影響を及ぼすのを防止することができ、確実に基準電圧発生回路RFGは安定に所定の電圧レベルの基準電圧Vrefを生成することができ、また一方、駆動回路2は、ドライブトランジスタ2dの比較的大きな電流駆動力により、出力電圧Vrfoを生成することができる。

【0061】[実施の形態2]図3は、この発明の実施の形態2に従う半導体記憶装置の要部の構成を示す図である。この図3に示す半導体記憶装置は、以下の点で図1に示す構成と異なっている。すなわち、基準電圧発生回路RFGの出力とバッド1の間に設けられる駆動回路2が、ボルテージフォロア構成の差動増幅回路を備える。すなわち、駆動回路2は、出力とその負入力とが相互接続されかつ正入力に基準電圧発生回路RFGからの基準電圧Vrefを受ける差動増幅回路2gと、テストモード指示信号TEの活性化時導通し、この差動増幅回路2gに電流経路を経由して差動増幅回路2gを活性化する電流源トランジスタ2hを含む。差動増幅回路2gの出力する電圧Vrfoがパッド1に伝達される。

【0062】この出力と負入力が相互接続された差動増幅回路は、そのオープンループ利得Aは極めて大きく設定される。この場合、入力される基準電圧Vrefと出の 力電圧Vrfoの関係は次式で表わされる。

 $[0063] Vrfo/Vref=A/(1+A) \sim 1$ したがって、この出力電圧Vrfoは入力される基準電 圧Vrefと実質的にその電圧レベルが等しくなる。 こ のボルテージフォロア型差動増幅回路において、実効閉 ループインピーダンス AV/AIは、A・Zに等しく、 極めて大きい。ここで、乙は、負入力または正入力端子 の対地インピーダンスである。また、出力インピーダン スは極めて小さい。したがって、基準電圧発生回路RF Gの電流供給量が極めて小さい場合においても、このボ 40 ルテージフォロア構成の差動増幅回路2gにより、大き な電流供給力をもって出力電圧Vrfoが生成され、外 部で、正確かつ容易にこの出力電圧Vrfoを通して基 準電圧Vrefの電圧レベルをモニタすることができ る。図4は、図3に示す差動増幅回路2gの構成を示す 図である。図4において、差動増幅回路2gは、基準電 圧Vrefと出力電圧Vrfoを比較するための差動増 幅段を構成するn チャネルMOSトランジスタ2gaお よび2gbと、これらのMOSトランジスタ2gbおよ び2gaへ電流を供給するカレントミラー段を構成する

む。MOSトランジスタ2gaおよび2gbのソースは、共通に電流源トランジスタ2hのドレインに接続される。MOSトランジスタ2gaのドレインおよびゲートが出力ノードM13に相互接続される。MOSトランジスタ2gcは、そのゲートおよびドレインがノードM12に相互接続されてカレントミラー段のマスタとして作用する。

【0064】テストモード指示信号TEが非活性状態の Lレベルのときには、電流源トランジスタ2hがオフ状態であり、この差動増幅回路2gには、外部電源ノード 10 EXから接地ノードの間に電流が流れる経路は存在せず、この出力ノードM13の電圧レベルは外部電源電圧 レベルとなる。

【0065】テストモード指示信号TEが活性化されると、電流源トランジスタ2hがオン状態となり、差動増幅回路2gが差動増幅動作を行なう。基準電圧Vrefが出力電圧Vrfoよりも高い場合には、MOSトランジスタ2gbに大きな電流が流れ、そのミラー電流がMOSトランジスタ2gdを介してMOSトランジスタ2gaへ供給される。これにより、ノードM13の電圧レベルが上昇し、応じて出力電圧Vrfoの電圧レベルが上昇する。この電圧レベルの上昇に応じてMOSトランジスタ2gaのコンダクタンスが大きくなり、ノードM13の電圧レベルの上昇を抑制する。

【0066】一方、出力電圧Vrfoが基準電圧Vre f よりも高い場合には、MOSトランジスタ2gaが大きな電流を供給し、ノードM13の電圧レベルを低下させる。これにより、出力電圧Vrfoの電圧レベルが低下し、MOSトランジスタ2gaのコンダクタンスが小さくなり、ノードM13の電圧レベルの低下を抑制する。したがって、基準電圧Vrefと出力電圧Vrfoの電圧レベルが等しくなる。また、このノードM13にノイズが発生した場合においても、このノードM13上のノイズにより、MOSトランジスタ2gaのコンダクタンスが変化し、ノードM13上のノイズを打消す方向にMOSトランジスタ2gaを流れる電流が変化し、ノイズが吸収される。

【0067】以上のように、この発明の実施の形態2に 従えば、基準電圧発生回路の出力電圧をボルテージフォロア構成の差動増幅回路を介してパッドへ伝達するよう 40に構成しているため、基準電圧発生回路とパッドとが電気的に切離される構成と等価となり、パッドのノイズが基準電圧発生回路の出力電圧に影響を及ぼすのを防止することができ、正確にこの差動増幅回路の出力電圧の測定を通して基準電圧発生回路の出力する基準電圧の電圧レベルを測定することができる。また、1つのボルテージフォロア構成の差動増幅回路が用いられるだけであり、回路構成要素数を低減することができ、回路占有面積を低減することができる。またボルテージフォロア構成の差動増幅回路を用いているため、基準電圧発生回路 50 16

の電流供給力が微弱であっても、差動増幅回路のインピーダンス変換機能および供給電流量変換機能により、比較的大きな電流供給力をもってパッドを駆動することができ、外部で正確に、このパッド上の電圧レベルを測定することができる。

【0068】[テストモード設定回路] 図5(A)は、テストモード指示信号を発生する部分の構成を概略的に示す図である。図5において、テストモード設定回路3は、外部からの制御信号、すなわちロウアドレスストローブ信号/RAS、コラムアドレスストローブ信号/CAS、ライトイネーブル信号/WEおよび特定のアドレス信号ビットAddを受けて、これらの信号が所定の状態の組合せに設定されたときにテストモード指示信号TEの活性/非活性化を行なう。このテストモード設定回路3の動作を以下、図5(B)を参照して説明する。

【0069】テストモードにおいては、テストモードに 入るためのテストモードセットサイクルが行なわれてテ ストモードが設定された後に、実際のテスト、すなわち 基準電圧Vrefの外部でのモニタが行なわれる。この テストモードセットサイクルにおいては、ロウアドレス ストローブ信号/RASが立上がる前に、コラムアドレ スストローブ信号/CASおよびライトイネーブル信号 /WEがLレベルに設定されかつアドレス信号ビットA ddが特定の状態に設定される。この条件は、「WCB R+アドレスキー」条件として知られており、ロウアド レスストローブ信号/RASの立下がりに応じてテスト モード指示信号TEが活性状態となる。このテストモー ドがセットされた後に、実際にテストが行なわれる。

【0070】テストを終了する場合には、テストモード 30 リセットサイクルが行なわれる。このテストモードリセ ットサイクルにおいては、コラムアドレスストローブ信 号/CASを、ロウアドレスストローブ信号/RASの 立下がりよりも早いタイミングでLレベルに立下げる。 ライトイネーブル信号/WEは、Hレベルを維持する。 この条件は「CBR条件」として知られており、このC BR条件が満たされると、ロウアドレスストローブ信号 **/RASの立下がりに応じてテストモード指示信号TE** が非活性状態となる。これらのWCBR+アドレスキー 条件およびCBR条件を検出する回路は、メモリ分野に 40 おいてよく知られており、それらの回路を利用すること ができる。また、このテストモード設定のためには、特 定のピン端子を、通常与えられる電圧レベルよりもさら に高い電圧レベルに設定する「スーパーV c c条件」が 組合せて用いられてもよい。

【0071】[実施の形態3]図6は、この発明の実施の形態3に従う半導体記憶装置の要部の構成を概略的に示す図である。図6においては、基準電圧発生回路の出力部とパッド1の間に設けられる駆動回路2の構成を示す。図6において、駆動回路2は、図示しない基準電圧発生回路からの基準電圧Vrefとパッド1に電気的に

接続される信号線2 a 上の電圧を差動増幅する差動増幅 回路2 i と、この差動増幅回路2 i の出力信号に従って外部電源ノードE X から信号線2 a へ電流を供給する p チャネルMOSトランジスタで構成されるドライブトランジスタ2 k と、発振器4 からの発振信号OSCに従って間欠的にオン状態となり、差動増幅回路2 i を活性化する電流源トランジスタ2 j と、ドライブトランジスタ2 k のゲート電位を安定化する容量2 1 とを含む。

【0072】この発振器4は、たとえば奇数段のインバータで構成されるリングオシレータからなり、その電流 10駆動力は十分小さくされており、差動増幅回路2iが常時活性状態にある場合に消費する電流よりもその消費電流は十分小さくされる。この発振器4からの発振信号OSCに従って電流源トランジスタ2jが選択的にオン状態となり、差動増幅回路2iを活性化する。差動増幅回路2iの出力部には、安定化容量2lが設けられており、この差動増幅回路2iの非活性化時におけるドライブトランジスタ2kのゲート電位を安定に保持する。バッド1は、バッケージ実装時、外部リード端子には接続されないため、この半導体記憶装置の実使用時において 20は、駆動回路2が間欠的に動作しても何らその動作に悪影響は及ぼさない。

【0073】特に、この図6に示すように、発振器4を 用いて間欠的に駆動回路2を活性化する場合、図5に示 すようなテストモード設定回路3を用いてテストモード を設定する必要がなく、容易にテスト動作に入ることが できる。また、この基準電圧Vrefをモニタするため のテストモードを設定するための専用のテストモード設 定回路を設ける必要がない。発振器4は、その消費電流 は十分小さくされており、したがって、その回路占有面 積も十分小さくされており、テストモード設定回路を用 いる構成に比べて、その占有面積を小さくすることがで きる。パッド1へは、ドライブトランジスタ2kを介し て基準電圧Vrefと実質的に同じレベルの電圧が伝達 される。専用のテストモードを設定する必要がないた め、他のテストモードが設定され、内部回路動作時にお いて、この基準電圧Vrefがどのような影響を受ける かをも同時にテストすることができ、複数のテストを同 時に行なうことが可能となる。

【0074】以上のように、この発明の実施の形態3に従えば、基準電圧発生回路からの基準電圧と実質的に同じ大きさの電圧を比較的大きな電流駆動力をもって発生する駆動回路を間欠的に活性化しているため、専用のテストモード設定回路を用いる必要がなく、回路占有面積を低減しかつ容易に基準電圧に対するテストを行なうことができる。また、常時差動増幅回路を活性化する必要がなく、この差動増幅回路における消費電流をも低減することができる。

【0075】 [実施の形態4] 図7は、この発明の実施の形態4に従う半導体記憶装置の要部の構成を概略的に

示す図である。図7において、基準電圧発生回路RFGと内部降圧回路VDCの間に駆動回路2が設けられる。この駆助回路2は、基準電圧発生回路RFGからの基準電圧Vrefを受け、この基準電圧Vrefと実質的に同じ電圧レベルの電圧を生成して内部降圧回路VDCへ与えかつ信号線2aを介してパッド1へもその出力電圧を伝達する。

【0076】駆動回路2は、ボルテージフォロア構成の差動増幅回路2mと、一定の電圧Vnrをそのゲートに受け、差動増幅回路2mの電流源として機能するnチャネルMOSトランジスタで構成される電流源トランジスタ2nと並列に設けられかつそのゲートにテストモード指示信号TEを受けるnチャネルMOSトランジスタで構成されるテスト用電流源トランジスタ2oを含む。

【0077】テストモード指示信号TEの非活性状態の通常動作モード時においては、ボルテージフォロア構成の差動増幅回路2mは、電流源トランジスタ2nが駆動する電流によりその動作電流が決定される。この通常動作モード時(テストモード指示信号TEの非活性化時)においては、駆動回路2は、大きな電流供給力は必要とされないため、この電流源トランジスタ2nの電流供給量は十分小さくされる(一定電圧Vnrの電圧レベルを低くするかまたは、この電流源トランジスタ2nのゲート幅とゲート長の比を小さくする)。これにより、通常動作時における駆動回路2の消費電流が低減される。

【0078】一方、テストモード時においては、テスト モード指示信号TEが活性状態とされ、テスト用電流源 トランジスタ2 oがオン状態となる。したがって、この 差動増幅回路2mの動作電流は電流源トランジスタ2n 30 および20が供給する電流により決定され、テストモー ド時この差動増幅回路2mの動作電流が増加する。した がって、大きな電流駆動力をもって出力電圧Vrfoを 生成してバッド1へ伝達することができる。これによ り、パッド1を介して出力電圧Vrfoの電圧レベルを 測定し、応じて基準電圧Vrefの電圧レベルを測定す ることができる。パッド1が、駆動回路2の出力部に信 号線2aを介して接続されているものの、この信号線2 aは、基準電圧発生回路RFGと駆動回路2により電気 的に分離されており、したがって、この信号線2a上の ノイズの基準電圧発生回路RFGが発生する基準電圧V refに対する悪影響は生じず、通常動作時に正確に内 部降圧回路VDCからの基準電圧Vrefが規定する電 圧レベルの内部電源電圧 int Vccを生成することが できる。また、この駆動回路2は、ボルテージフォロア 構成の差動増幅回路2mを有しており、この差動増幅回 路は基準電圧発生回路RFGよりも大きな電流供給力を 有しているため、通常動作モード時においても、信号線 2 a のノイズの影響を受けることなく安定に一定電圧レ 50 ベルの基準電圧Vrefを内部降圧回路VDCへ伝達す

ることができる。

【0079】[変更例]図8は、この発明の実施の形態 4の変更例1の構成を示す図である。この図8に示す構 成においては、駆動回路2の出力部とパッド1とを接続 する信号線2aにおいて、テストモード指示信号TEを そのゲートに受けるnチャネルMOSトランジスタで構 成されるスイッチングトランジスタ2 pが設けられる。 他の構成は、図7に示す構成と同じであり、対応する部 分には同一参照番号を付す。

19

ード指示信号TEの活性化時のみ、駆動回路2の出力部 がパッド1に電気的に接続される。通常動作モード時に おいては、スイッチングトランジスタ2pはオフ状態と なり、駆動回路2の出力部とパッド1とは電気的に切離 される。これにより、通常動作モード時パッド1にノイ ズが発生しても、このノイズの影響が駆動回路2の出力 部へ伝達されるのを確実に防止することができ、内部降 圧回路VDCに対し安定に一定の電圧レベルの基準電圧 を伝達することができる。

【0081】[実施の形態5]図9は、この発明の実施 20 の形態5に従う半導体記憶装置の要部の構成を概略的に 示す図である。図9に示す構成においては、基準電圧発 生回路RFGからの基準電圧Vrefをパッド1に伝達 する駆動回路2の出力ノード4aとパッド1の間に、フ ォーステストイネーブル信号FTEおよび/FTEに応 じて選択的に導通するトランスミッションゲート5aが 設けられる。加えて、パッド1と基準電圧発生回路RF Gの出力ノード4bの間に、フォーステストイネーブル 信号FTEおよび/FTEの活性化時導通するCMOS トランスミッションゲート5bが設けられる。CMOS トランスミッションゲート5 a および5 b は互いに相補 的に導通/非導通状態となる。フォーステストモード は、外部から内部電圧を強制的に所定の電圧レベルに設 定することにより、内部回路の動作マージンなどをテス トするモードである。フォーステストイネーブル信号F TEおよび/FTEの活性化時、CMOSトランスミッ ションゲート5bが導通し、パッド1は、基準電圧発生 回路RFGの出力ノード4bに電気的に接続される。と れにより、パッド1から基準電圧Vrefを変更するこ レベルを調整し、内部回路のこの内部電源電圧intV ccに対する動作マージンを測定することができる(内 部電源電圧が変動した場合、その動作速度(アクセス時 間)が所定値(仕様値)を満たしているかおよび正確な データの書込/読出が行なわれるか)を測定する。

【0082】フォーステストモード以外の動作モード時 においては、CMOSトランスミッションゲート5bが オフ状態にあり、CMOSトランスミッションゲート5 aがオン状態となり、駆動回路2の出力ノード4aがパ ッド1に電気的に接続される。したがって、この状態に 50 圧Vrefに対するテストは、ウェハレベルで行なわれ

おいては、パッド1を介して駆動回路2が出力する電圧 を外部でモニタすることができる。駆動回路2の構成と しては図1、図3および図6のいずれの構成が用いられ

【0083】[変更例]図10は、この発明の実施の形 態5の変更例の構成を示す図である。この図10に示す 構成においては、駆動回路2の出力ノード4aとパッド 1の間に、モニタテストイネーブル信号MTEおよび/ MTEの活性化時導通するCMOSトランスミッション 【0080】この図8に示す構成においては、テストモ 10 ゲート5cが設けられる。他の構成は、図9に示す構成 と同じであり、対応する部分には同一参照番号を付す。 【0084】この図10に示す構成においては、基準電 圧発生回路RFGからの基準電圧Vrefの電圧レベル を外部でモニタする場合には、駆動回路2の出力ノード 4 a がパッド1 に電気的に接続される。この状態におい ては、CMOSトランスミッションゲート5bはオフ状 態にある。一方、フォーステストモード時においては、 フォーステストイネーブル信号FTEおよび/FTEが 活性状態となり、CMOSトランスミッションゲート5 bがオン状態、CMOSトランスミッションゲート5 c がオフ状態となる。

> 【0085】とのテストモードに応じて、パッド1を選 択的に駆動回路2の出力ノード4 aまたは基準電圧発生 回路RFGの出力ノード4bに電気的に接続することに より、パッド1に付随する寄生容量を最小として、基準 電圧Vrefに対するテストを行なうことができる。

【0086】このフォーステストモードおよびモニタテ

ストモード以外の場合においては、СМОSトランスミ ッションゲート5cおよび5bはともにオフ状態にあ り、パッド1は、駆動回路2の出力ノード4 a および基 準電圧発生回路RFGの出力ノード4 bから電気的に切 離される。これにより、パッド1上のノイズが、基準電 圧発生回路RFGが発生する基準電圧Vrefに対する 影響を防止することができる。

【0087】なお、このフォーステストイネーブル信号 FTEおよびモニタテストイネーブル信号MTEは、先 の図5(A)に示す構成において、アドレスキーの変更 により、それぞれ別々に設定することができる。

【0088】[実施の形態6]図11は、この発明の実 とができる。応じて、内部電源電圧intVccの電圧 40 施の形態6に従う半導体記憶装置の要部の構成を示す図 である。この図11に示す構成においては、駆動回路2 の出力ノード4 a とパッド 1 の間に溶断可能なリンク素 子6aが設けられ、また基準電圧発生回路RFGの出力 ノード4 b とパッド 1 の間に溶断可能なリンク素子 6 b が設けられる。この図11に示す構成は、図9および図 10に示す構成におけるCMOSトランスミッションゲ ート5a、5bおよび5cを溶断可能なリンク素子で置 換えたものと等価である。

【0089】基準電圧発生回路RFGの発生する基準電

溶断工程と同じ工程でこれらのリンク素子6 a および6 b の溶断を行なうことにより、追加の工程を伴うことなく、これらのリンク素子6 a および6 b の溶断を行なうことができる。 【0094】以上のように、この発明の実施の形態6に

22

【0094】以上のように、この発明の実施の形態6に従えば、駆動回路の出力とバッドの間および基準電圧発生回路の出力ノードとバッドの間に溶断可能なリンク素子を配置しているため、回路占有面積を増加させることなく正確に基準電圧に対するテストを行なうことが可能となる。

【0095】[実施の形態7]図12は、この発明の実施の形態7に従う半導体記憶装置の要部の構成を示す図である。この図12に示す構成においては、複数(図12においては、3種類)の基準電圧Vref1、Vref2およびVref3に対するテストが1つのバッド10を介して行なわれる。

【0096】図12において、選択信号SL1および/SL1の活性化時導通し、基準電圧伝達線12a上に伝達された基準電圧Vref1をノード16に伝達するCMOSトランスミッションゲート14aと、選択信号SL2および/SL2の活性化時導通し、基準電圧伝達線12b上の基準電圧Vref2をノード16に伝達するCMOSトランスミッションゲート14bと、選択信号SL3および/SL3の活性化時導通し、基準電圧伝達線12c上に伝達された基準電圧Vref3をノード16に伝達するCMOSトランスミッションゲート14cが設けられる。これらのCMOSトランスミッションゲート14a、14bおよび14cは、テストモード時(モニタテストモード時)この選択信号SL1、SL2およびSL3に従って択一的に導通状態とされる。

【0097】ノード16とパッド10の間にこのノード

16上に伝達された基準電圧と実質的に同じ電圧レベル

の電圧を生成してパッド10へ伝達する駆動回路20が 設けられる。この駆動回路20の構成は、先の図1、図 3、および図6に示す構成のいずれであってもよい。 【0098】この図12に示す構成において、複数の基 準電圧Vrefl、Vref2およびVref3それぞ れは別々の基準電圧発生回路から発生される。これは、 たとえば、ロウデコーダなどの周辺回路へ与えられる内 40 部電源電圧を生成するための基準電圧、センスアンプ回 路を介してメモリセルアレイのビット線を充放電するた めの内部電源電圧を生成するために用いられる基準電 圧、および内部で、ワード線駆動電圧Vppおよび基板 バイアス電圧Vbbを生成する回路の一方動作電源電圧 として用いる内部電源電圧を生成するために用いられる 基準電圧などを含む。これら複数の基準電圧Vref1 ~Vref3をモニタテストモード時選択信号SL1~ SL3に従って選択的にノード16へ伝達する。駆動回 路20がこのノード16に与えられた基準電圧レベルと

実質的に等しいレベルの電圧を生成してパッド10へ伝

る。このウエハレベルで、モニタテストおよびフォース テストが行なわれる。この場合に、駆動回路2の出力ノ ード4aは、リンク素子6aおよび6bを介して基準電 圧発生回路RFGの出力ノード4b、すなわち駆動回路 2の入力ノードに電気的に接続される。しかしながら、 駆動回路2は、基準電圧発生回路RFGの発生する基準 電圧Vrefと同じ電圧レベルの電圧を生成している。 したがって、この駆動回路2の出力電圧をパッド1を介 して外部でモニタするモードにおいて、駆動回路2の出 力電圧Vrfoと基準電圧発生回路RFGが発生する基 10 準電圧Vrefは同じ電圧レベルであり、駆動回路2か らリンク素子6 a および6 bを介して基準電圧発生回路 RFGへ電流が流入することはなく、基準電圧発生回路 RFGが発生する基準電圧Vrefの電圧レベルの変動 は生じない。またこのモニタテストモード時において、 パッド1にノイズが生じた場合、駆動回路2の供給電流 により、そのノイズが吸収され、パッド1のノイズが基 準電圧発生回路RFGが発生する基準電圧Vrefへ悪 影響を及ぼすのは防止される。

【0090】フォースモニタモードにおいては、パッド 1を介して基準電圧発生回路RFGの出力ノード4bの 電圧レベルを所定電圧レベルに設定する。このときに は、駆動回路2は、非活性状態に駆動されていてもよい が、駆動回路が動作状態にあっても、この駆動回路2の 出力電圧Vrfoは、パッド1を介して外部から与えら れる電圧レベルに応じて変化するため、何ら問題は生じ ず、正確に基準電圧発生回路RFGの出力する基準電圧 Vrefを所定の電圧レベルに設定することができる。 また、フォーステストモードにおいては、外部のテスタ の電流駆動力は、駆動回路2の出力電流駆動力よりも十 30 分大きく、駆動回路2の出力電圧のレベルにかかわら ず、正確に基準電圧発生回路RFGの出力する基準電圧 Vrefを所望の電圧レベルに設定することができる。 【0091】このモニタテストモードおよびフォーステ ストモード両者を行なった後に、リンク素子6 a および 6 bを溶断し、パッド1と基準電圧発生回路RFGおよ び駆動回路2を電気的に切離す。これにより、通常動作 モード時におけるバッド1からのノイズの基準電圧発生 回路RFGに対する影響を防止することができる。

【0092】リンク素子6 a および6 b の占有面積は、十分小さく、回路占有面積を低減することができる。また、単にリンク素子6 a および6 b を用いているだけであり、それらの導通/非導通のための制御信号を発生する必要がなく、テストを行なうための回路構成を簡略化することができる。

【0093】なお、これらのリンク素子6aおよび6bの溶断は、半導体記憶装置において、不良メモリセル救済などにおいて冗長メモリセルとの置換を行なう工程において不良セルのアドレスのプログラムを行なう場合にヒューズ素子(リンク素子)の溶断が行なわれる。この50

達する。したがって複数の基準電圧を1つのパッドでモニタすることができ、パッドの数を低減することができ、チップ占有面積を低減することができる。

【0099】図13(A)は、選択信号発生部の構成を示す図である。図13(A)において、選択信号発生回路22は、ロウアドレスストローブ信号/RAS、コラムアドレスストローブ信号/CAS、ライトイネーブル信号/WEおよびアドレス信号ビットA0およびA1が所定の状態に設定されたとき、選択信号SL1、/SL1、SL2、/SL2、およびSL3、/SL3の組を10活性状態へ駆動する。この選択信号発生回路22は、信号/RAS、/CASおよび/WEがWCBR条件を満たしているとき、アドレス信号ビットA0およびA1の組合せに従って選択信号の組を活性状態へ駆動する。

【0100】図13(B)は、この選択信号発生回路22に含まれる選択信号SL1および/SL1を発生するための回路の構成の一例を示す図である。図13(B)において、この単位選択信号発生回路は、WCBR条件が満たされたときに活性状態とされるWCBR検出信号WCBRとアドレス信号ビットA0およびA1を受けるNAND回路22aと、NAND回路22aの出力信号を受けるインバータ回路22bを含む。NAND回路22aから選択信号/SL1が出力され、インバータ回路22bから選択信号/SL1が出力される。

【0101】WCBR検出信号WCBRがHレベルであり、かつアドレス信号ビットA0およびA1がともにHレベルのときに、選択信号SL1および/SL1が活性状態へ駆動される。この図13(B)において、モニタテストモードが指定されたときに、図示しないラッチ回路部において選択信号SL1および/SL1がラッチさ 30れる。他の選択信号SL2、/SL2およびSL3、/SL3の組それぞれについても、アドレス信号ビットA0およびA1のハイレベルおよびローレベルの組合せに従ってそれぞれ活性状態へ駆動される。

【0102】この図13(A)および(B)に示すような選択信号発生回路を利用することにより、容易にモニタテストモード時、モニタすべき基準電圧に対して選択信号を生成することができる。

【0103】[変更例]図14は、この発明の実施の形態7の変更例の構成を示す図である。図14においては、複数の内部電圧発生回路24a、24bおよび24cが発生する内部電圧Vin1,Vin2およびVin3が、1つのパッド10を介して外部でモニタされる。【0104】図14において、選択信号SEL1および/SEL1の活性化時導通し、内部電圧発生回路24aが発生する内部電圧Vin1をノード28へ伝達するCMOSトランスミッションゲート26aと、選択信号SEL2および/SEL2の活性化時導通し、内部電圧発生回路24bの生成する内部電圧Vin2をノード28へ伝達するCMOSトランスミッションゲート26b

と、選択信号SEL3および/SEL3の活性化時導通し、内部電圧発生回路24cの発生する内部電圧Vin3をノード28へ伝達するCMOSトランスミッションゲート26cが設けられる。このノード28上に伝達された内部電圧は、駆動回路20により、インピーダンス変換が行なわれかつその出力電流駆動量が変更されてバッド10へ伝達される。このバッド10には、内部ノード28に伝達された電圧と同じ電圧レベルの電圧が伝達される。

【0105】内部電圧発生回路24a~24cとして は、半導体記憶装置において、通常用いられる、選択ワ ード線上に伝達される昇圧電圧Vppを発生する回路、 ビット線をスタンバイサイクル時プリチャージするため に用いられるビット線プリチャージ電圧VBLを発生す るためのビット線プリチャージ電圧発生回路、基板領域 へ印加される基板バイアス電圧VBBを発生する基板バ イアス電圧発生回路、メモリセルキャパシタ(ダイナミ ック・ランダム・アクセス・メモリの場合)の一方電極 (セルプレート) へ印加されるセルプレート電圧をVC Pを発生するセルブレート電圧発生回路、および内部電 源電圧intVccを発生する内部電源電圧発生回路な どがある。これらの内部電圧を外部でモニタすることに より、半導体記憶装置が正確に動作して所望の電圧レベ ルの電圧を生成しているかをモニタすることができる。 【0106】この場合においても、複数の内部電圧発生 回路24a~24cに対し共通に1つのパッド10が設 けられているだけであり、バッド数を増加させることな く必要な内部電圧レベルを外部でモニタすることができ る。

0 【0107】以上のように、この発明の実施の形態7に 従えば、複数の内部電圧発生回路に対し共通に1つのパッドを設け、選択的にテストモード時これらの内部電圧 発生回路の出力電圧をパッドへ伝達するように構成しているため、パッド数を増加させることなく必要な内部電圧を外部で容易にモニタすることができる。

【0108】[実施の形態8]図15は、この発明の実施の形態8に従う半導体記憶装置の要部の構成を示す図である。この図15においては、複数の基準電圧(図15においては3種類の基準電圧)Vref1、Vref2、およびVref3は、1つのパッド10を介して外部からその電圧レベルを変更することができる。すなわち、この図15に示す構成においては、選択信号SL1および/SL1の活性化時導通し、信号線30aとノード34とを電気的に接続するCMOSトランスミッションゲート32aと、選択信号SL2および/SL2の活性化時導通し、内部ノード34と信号線30bを電気的に接続するCMOSトランスミッションゲート32bと、選択信号SL3および/SL3の活性化時導通し、内部ノード34と信号線30cを電気的に接続するCMOSトランスミッションゲート32cが設けられる。

【0109】ノード34はパッド10に接続される。信号線30a、30b、および30cの各々は、基準電圧 Vref1、Vref2、およびVref3をそれぞれ 発生する基準電圧発生回路の出力部に接続される。環根

25

発生する基準電圧発生回路の出力部に接続される。選択信号SL1~SL3および/SL1~/SL3は、フォーステストモード時、選択的に活性状態へ駆動される。したがって、フォーステストモード時、選択信号SL1、/SL1、SL2、/SL2およびSL3、/SL3の組を選択的に活性状態とすることにより、1つのパッド10を用いて複数の基準電圧Vref1~Vref3の電圧レベルを所望の電圧レベルに強制的に設定することができる。これにより、パッド数を増加させることなく複数の基準電圧のフォーステストモードを容易に行なうことができる。なお、選択信号SL1~SL3は、

【0110】[変更例]図16は、この発明の実施の形態8の変更例の構成を示す図である。図16においては、複数の内部電圧(図16においては3つの内部電圧)Vin1、Vin2およびVin3を、パッド10 20を介して外部から強制的に所望の電圧レベルに設定する。すなわち、1つのパッド10を介して複数の内部電圧のフォーステストを行なうことができる。

図13(A)に示す選択信号発生回路と同様の構成を用

いて発生することができる。

【0111】図16において、とのフォーステストを行なうために、選択信号SEL1および/SEL1の活性化時導通し、信号線40aをノード44に電気的に接続するCMOSトランスミッションゲート42aと、選択信号SEL2および/SEL2の活性化時導通し、内部信号線40bをノード44に電気的に接続するCMOSトランスミッションゲート42bと、選択信号SEL3および/SEL3の活性化時導通し、信号線40cをノード44に電気的に接続するCMOSトランスミッションゲート42cが設けられる。ノード44がバッド10に接続される。

【0112】信号線40a、40bおよび40cは、それぞれ内部電圧Vin1、Vin2およびVin3を発生する内部電圧発生回路の出力部に電気的に接続される。選択信号SEL1、/SEL1、SEL2, /SEL2 にと、SEL3 の組は、フォーステストモード時選択的に活性状態へ駆動される。したがって、これらの選択信号<math>SEL1~SEL3および/SEL1~/SEL3に従って、1つの信号線をパッド10に電気的に接続することができ、1つのパッドを用いて複数の内部電圧に対するフォーステストを行なうことができる。

【0113】以上のように、この発明の実施の形態8に従えば、複数の内部電圧伝達線に対し共通に1つのバッドを設け、これらのバッドと複数の内部電圧伝達線とを、フォーステストモード時選択的にかつ択一的に電気的に接続するように構成したため、1つのバッドを用い

て複数の内部電圧に対するフォーステストを行なうこと ができ、パッド占有面積を低減することが可能となる。 【0114】[実施の形態9]図17は、この発明の実 施の形態9に従う半導体記憶装置の要部の構成を示す図 である。この図 17 に示す構成においては、複数の基準 電圧(図17においては3種類)Vrefl、Vref 2およびVref3に対し、モニタテストモードおよび フォーステストモードいずれも行なうことができる。 【0115】この図17において、フォーステストモー ドを実現するために、選択信号SL1および/SL1の 活性化時導通し、基準電圧伝達線50aをノードノード 53に電気的に接続するCMOSトランスミッションゲ ート52aと、選択信号SL2および/SL2の活性化 時導通し、基準電圧伝達線50hとノード53とを電気 的に接続するCMOSトランスミッションゲート52b と、選択信号SL3および/SL3の活性化時導通し、 基準電圧伝達線50cとノード53とを電気的に接続す るCMOSトランスミッションゲート52cが設けられ る。基準電圧伝達線50a、50bおよび50cは、そ れぞれ基準電圧Vrefl、Vref2、およびVre f3を発生する基準電圧発生回路の出力に電気的に接続 される。

【0116】一方、モニタテストモードを行なうために、選択信号SL1および/SL1の活性化時導通し、基準電圧伝達線50aをノード55に電気的に接続するCMOSトランスミッションゲート54aと、選択信号SL2および/SL2の活性化時導通し、基準電圧伝達線50bとノード55とを電気的に接続するCMOSトランスミッションゲート54bと、選択信号SL3および/SL3の活性化時導通し、基準電圧伝達線50cとノード55とを電気的に接続するCMOSトランスミッションゲート54cが設けられる。ノード55は、駆動回路20の入力部に接続される。

【0117】さらに、ノード53とパッド10の間に、フォーステストイネーブル信号FTEおよび/FTEの活性化時導通し、ノード53とパッド10とを電気的に接続するCMOSトランスミッションゲート56が設けられる。駆動回路20の出力部とパッド10の間に、フォーステストイネーブル信号FTEおよび/FTEの非活性化時導通し、駆動回路20の出力部をパッド10に電気的に接続するCMOSトランスミッションゲート58が設けられる。

【0118】この図17に示す構成は実質的に先の実施の形態7および8の組合せである。フォーステストモード時においては、CMOSトランスミッションゲート56が導通し、基準電圧伝達線50a~50cのいずれかが、パッド10に電気的に接続される。選択信号SL(SL1~SL3) および/SL(/SL1~/SL3) がフォーステストモードおよびモニタテストモード50共通に用いられている。しかしながら、同じ基準電圧伝

達線が、バッド10および駆動回路20の入力ノード5 5に電気的に接続されるだけであり、駆動回路20の出力電圧の影響を受けることなく、選択された基準電圧レベルを外部から強制的に所望の電圧レベルに設定することができる。

【0119】モニタテストモード時においては、CMOSトランスミッションゲート56がオフ状態、CMOSトランスミッションゲート58がオン状態となり、駆動回路20の出力部がバッド10に電気的に接続される。したがって、この場合においては、基準電圧伝達線50a~50cの基準電圧Vref1~Vref3のいずれかが選択信号に従って選択されて、駆動回路20およびCMOSトランスミッションゲート58を介してバッド10に伝達されて外部でモニタが行なわれる。この場合においても、CMOSトランスミッションゲート52a~52cのいずれかがオン状態となるものの、このフォーステストを行なうための経路の負荷(寄生容量)が十分小さく、何らこのフォーステストを行なう経路の影響を受けることなくモニタテストを正確に行なうことができる

【0120】また、図17に示す構成において、CMOSトランスミッションゲート52a~52c~与えられる選択信号をフォーステストモード時においてのみ選択的に活性状態とし、一方CMOSトランスミッションゲート54a~54cが、モニタテストモード時においてのみ選択的に活性状態へ駆動される構成が用いられてもよい。単に選択信号SLおよび/SLとフォーステストイネーブル信号FTEの論理積をとることにより、容易に実現することができる。

【0121】[変更例]図18は、この発明の実施の形態9の変更例の構成を示す図である。この図18に示す構成は、信号線60a、60hおよび60c上に伝達される内部電圧Vin1、Vin2およびVin3に対しモニタテストモードおよびフォーステストモードいずれをも行なうことができる。この図18においては、モニタテストモードを行なう経路およびフォーステストモードを行なう経路およびフォーステストモードを行なう経路およびフォーステストモードを行なう経路およびフォーステストモードを行なう経路それぞれにおいて単に図17に示す構成とは与えられる選択信号の符号が異なるだけであり、したがって、CMOSトランスミッションゲートに対しては、同じ参照番号を付しその詳細説明は省略する。

【0122】選択信号SEL1、/SEL1、SEL2、/SEL2およびSEL3、/SEL3を選択的に活性状態とすることにより、内部電圧Vin1、Vin2およびVin3のうちの選択信号が指定する内部電圧に対するモニタテストモードまたはフォーステストモードを行なうことができる。

【0123】 ここで、図18に示す構成において、信号線60a、60bおよび60cは、それぞれ内部電圧Vin1、Vin2およびVin3を発生する内部電圧発生回路の出力部に電気的に接続される。

28

【0124】以上のように、この発明の実施の形態9に従えば、複数の内部電圧伝達線に対し選択信号に従ってこれらの内部電圧伝達線をパッドに電気的に接続するかまたは駆動回路を介して電気的にパッドに接続するように構成しているため、これらの内部電圧に対するモニタテストおよびフォーステストいずれをも行なうことが可能となり、所望の内部電圧を、パッド数を増加させることなく外部から観測可能とすることができる。

【0125】[その他の適用例]上述の説明においては、半導体集積回路装置の一例として半導体記憶装置、特に、ダイナミック型半導体記憶装置が一例として示されている。しかしながら、本発明は、複数の内部電圧を外部で観測するテストモードを有する半導体集積回路装置であれば適用可能である。

【0126】また、基準電圧発生回路の構成は、図20 に示す構成に限定されず、定電流源と、この定電流源か らの定電流を電圧に変換する変換素子とが設けられた定 電圧発生回路であればよい。

[0127]

20 【発明の効果】以上のように、この発明に従えば、電流 供給能力の小さな内部電圧発生回路の出力を、インピー ダンス変換機能を備える比較的大きな電流供給能力を有 する駆動回路を介してバッドに電気的に接続するように 構成しているため、この電流供給能力の小さな内部電圧 発生回路の出力電圧レベルを正確に外部からモニタする ことが可能となる。

【0128】また、複数の内部電圧に対して、共通のバッドを設け、これらの複数の内部電圧伝達線を共通のバッドに選択的に電気的に接続するように構成しているため、複数の内部電圧を、1つのバッドを用いてテストすることができ、チップ占有面積を低減することができる。すなわち、請求項1に係る発明に従えば、内部電源電圧を発生するために用いられる基準電圧を発生する基準電圧発生手段とバッドとの間に、この基準電圧発生手段からの基準電圧を受けてこの基準電圧と実質的に同じ電圧レベルの電圧を発生してパッドへ伝達する駆動手段を設けているため、この基準電圧発生手段の発生する基準電圧レベルに悪影響を及ぼすことなく正確にバッドへ、基準電圧レベルの電圧を伝達することができ、外部で正確に基準電圧レベルをモニタすることが可能となる。

【0129】請求項2に係る発明に従えば、この駆動手段をテストモード指示信号の活性化時活性化するように構成しているため、テストモード時のみこの駆動手段を動作させ、消費電流を低減することができる。

【0130】請求項3に係る発明に従えば、この駆動手段を間欠的に活性化するように構成しているため、常時駆動手段を活性状態に置く場合に比べて、消費電流を低減することができる。

0 【0131】請求項4に係る発明に従えば、この駆動手

段をボルテージフォロア構成の差動増幅回路で構成しているため、高入力インピーダンス低出力インピーダンスの回路を用いて基準電圧発生回路からの基準電圧をパッドへ伝達することができ、基準電圧発生回路の出力する基準電圧レベルに何ら影響を及ぼすことなくパッドに基準電圧レベルの電圧を正確に伝達することができる。

【0132】請求項5に係る発明に従えば、この基準電圧発生手段が複数個設けられており、これら複数の基準電圧発生手段の出力各々と駆動手段の入力との間に選択信号に従って対応の基準電圧発生手段の出力を駆動手段 10の入力へ電気的に接続するように構成しているため、1つのパッドを用いて複数の基準電圧に対するモニタのテストを行なうことができ、バッドのチップ上占有面積を低減することができる。

【0133】請求項6に係る発明に従えば、この駆動手段は、通常動作時基準電圧発生手段からの基準電圧に従って生成した電圧を内部電源電圧発生手段へ与えており、テストモード指示信号の活性化時、その電流駆動力が大きくされており、テストモード時のみその消費電流が大きくされ、確実に基準電圧をパッドへ伝達することができ、またテストモード時以外の消費電流を低減することができる。

【0134】請求項7に係る発明に従えば、バッドと基準電圧発生手段の出力の間にテストモード時導通状態とされかつ通常モード時非導通状態とされる接続手段を設けているため、このテストモード時バッドを介して基準電圧発生手段の出力の電圧レベルを所望の電圧レベルに設定することができ、フォーステストモードを基準電圧に対して容易に行なうことができる。

【0135】請求項8に係る発明に従えば、複数の基準電圧発生手段の出力を第2の選択信号に従って選択的にパッドに電気的に接続するように構成しているため、複数の基準電圧に対するフォーステストを1つのパッドを用いて行なうことができ、パッド占有面積の増加を抑制することができる。

【0136】請求項9に係る発明に従えば、駆動手段の出力とパッドとの間にテスト動作時導通状態とされかつ 通常モード時非導通状態とされる接続手段を設けている ため、通常動作モード時、この駆動手段の出力とパッドとを切離すことができ、パッド上に発生したノイズが駆 40 動手段の出力に悪影響を及ぼすのを防止することができ、またそのパッドを介してのフォーステストモード時 駆動手段の出力に影響を受けることなくフォーステストを行なうことができる。

【0137】請求項10に係る発明に従えば、この駆動手段とパッドの間にヒューズ素子を設けているため、接続手段の占有面積を増加させることなくモニタテストモードおよびフォーステストモードを行なうための接続手段を実現することができる。また、テスト完了後このヒューズ素子を溶断することにより、パッド上のノイズが

基準電圧発生手段の出力に悪影響を及ぼすのを防止する ことができる。

【0138】請求項11に係る発明に従えば、各々に複数の内部電圧が伝達される複数の電圧伝達線と共通パッドとを選択信号に従って電気的に接続するように構成しているため、1つのパッドを用いて複数の内部電圧に対するフォーステストなどのテストを行なうことができ、パッド占有面積を増加させることなく正確に必要なテストを行なうことができる。

【0139】請求項12に係る発明に従えば、各々に所定の内部電圧が伝達される複数の電圧伝達線を選択的に駆動手段へ電気的に接続し、この駆動手段によりパッドを駆動するように構成しているため、1つのバッドを用いて複数の内部電圧のモニタテストなどのテストを行なうことができ、パッド占有面積を増加させることなく複数の内部電圧のテストを正確に行なうことが可能となる。

【0140】請求項13に係る発明に従えば、この選択信号はテストモード時のみ活性状態とされるため、通常動作モード時、内部電圧発生手段の発生する内部電圧に対してれらのパッドおよび駆動手段が悪影響を及ぼすのを防止することができ、通常動作モード時におけるこの半導体集積回路装置の内部動作の信頼性を保証することができる。

## 【図面の簡単な説明】

【図1】 この発明の実施の形態1に従う半導体集積回路装置の要部の構成を示す図である。

【図2】 図1に示す比較回路の構成の一例を示す図である。

0 【図3】 この発明の実施の形態2に従う半導体集積回路装置の要部の構成を概略的に示す図である。

【図4】 図3に示す比較回路の構成の一例を示す図である。

【図5】 (A)は、テストモード指示信号発生部の構成を概略的に示し、(B)は、(A)に示すテストモード設定回路の動作を示す信号波形図である。

【図6】 この発明の実施の形態3に従う半導体集積回路装置の要部の構成を概略的に示す図である。

【図7】 この発明の実施の形態4に従う半導体集積回路装置の要部の構成を概略的に示す図である。

【図8】 この発明の実施の形態4の変更例の構成を概略的に示す図である。

【図9】 この発明の実施の形態5に従う半導体集積回路装置の要部の構成を概略的に示す図である。

【図10】 この発明の実施の形態5の変更例の構成を 概略的に示す図である。

【図11】 この発明の実施の形態6に従う半導体集積 回路装置の要部の構成を概略的に示す図である。

【図12】 この発明の実施の形態7に従う半導体集積 50 回路装置の要部の構成を概略的に示す図である。 【図13】 (A)は、図12に示す選択信号発生部の構成を概略的に示し、(B)は、(A)に示す選択信号発生回路の内部構成の一例を示す図である。

31

【図14】 この発明の実施の形態7の変更例の構成を 概略的に示す図である。

【図15】 この発明の実施の形態8に従う半導体集積回路装置の要部の構成を概略的に示す図である。

【図16】 この発明の実施の形態8の変更例の構成を 概略的に示す図である。

【図17】 この発明の実施の形態9に従う半導体集積 10回路装置の要部の構成を概略的に示す図である。

【図18】 この発明の実施の形態9の変更例の構成を 概略的に示す図である。

【図19】 従来の内部電源電圧発生回路の構成を概略 的に示す図である。

【図20】 図19に示す基準電圧発生回路の構成の一例を示す図である。


【図21】 従来の半導体集積回路装置のモニタテスト 配置を概略的に示す図である。


【図22】 従来の半導体集積回路装置の要部の構成を\*20


\* 概略的に示す図である。


【符号の説明】

1 パッド、2 駆動回路、RFG 基準電圧発生回 路、VDC 内部降圧回路、2g 比較回路(差動増幅 回路)、2h 電流源トランジスタ、2i 差動増幅回 路、2 j 電流源トランジスタ、4 発振器、2 m 差 動増幅回路、2n,2o 電流源トランジスタ、5a, 5b, 5c CMOSトランスミッションゲート、6 a, 6b リンク素子、10 パッド、14a, 14 b, 14c CMOSトランスミッションゲート、20 駆動回路、24a,24b,24c内部電圧発生回 路、26a, 26b, 26c CMOSトランスミッシ ョンゲート、32a, 32b, 32c, 42a, 42 b. 42c, 52a, 52b, 52c, 54a, 54 b, 54c CMOSトランスミッションゲート、5 6,58CMOSトランスミッションゲート、40a, 40b, 40c 内部電圧伝達線、50a, 50b, 5 0 c 基準電圧伝達線、60a, 60b, 60c 内部 電圧伝達線。













【図16】








【図19】





【図21】

【図22】

